[회로이론] OP AMP(연산 증폭기) 심화 예제 풀이

OP AMP는 한 번도 배우지 않았던 증폭기는 전압을 증폭시켜 출력하는 소자입니다. OP AMP에는 IN 단자 2개와 OUT 단자 1개로 구성되어 있는 데, OUT 단자는 OP AMP가 증폭한 전압이 출력되고, 두 개의 IN 단자는 두단 자에 걸린 전압값의 차이를 증폭시켜 줍니다. 우리가 예제를 풀 때는 이상적인 OP AMP를 가정하고 문제를 풀게 됩니다. 이상적인 OP AMP는 두 개의 입력단자의 전류가 0이고, 2개의 입력단자로 들어가는 전압이 같다고 가정을 하게 됩니다.  

OP AMP에 대해서 기초적인 설명 없이 심화 문제 풀이를 하기 때문에 공대생 오아시스님의 OP AMP (연산증폭기) 기초 포스팅을 통해서 이해를 한 후에 글을 읽어주시는 게 좋습니다.

예제1번 $i_0$ 값을 구하시오.

위의 회로는 구하기 위해서 단자 a, b를 테브난정리를 통해서 쉽게 바꾸어 풀어야 하기 때문에 어려운 문제입니다. 

먼저 독립 전원을 꺼서 $R_{th}$을 구하면 

 

$$(2k\Omega||4k\Omega)+4k\Omega=4/3+4=16/3k\Omega$$

 

단자 a, b에 걸리는 전압 $V_{th}$를 구하면 

 

$$0.75V\times\frac {4}{4+2}=0.5V$$

 

증폭기는 접지됐기 때문에 입력 전압$v_1, v_2=0$이 됩니다. 그리고 이상적인 증폭기 이기 때문에 $i_1, i_2=0$이 성립합니다.

그래서 노드 a에서 KCL을 적용하면

 

$$\frac {0.5}{16/3k}+\frac {v_x}{10}=0$$

계산하면 $v_x=-15/16V$이 됩니다.

 

노드 $v_x$에서 KCL을 적용하면

 

$$i_o=\frac {v_x}{2k\Omega}+\frac {v_x-v^-}{10k\Omega}$$

계산을 하면 $i_o=-9/16mA$ 답을 구할 수 있습니다.

 

예제 2: $v_0$을 $v_1$과 $v_2$로 표현하시오.

 

---

오늘은 OP AMP(연산 증폭기)의 심화 예제를 풀어봤습니다. 증폭기 문제는 KCL을 활용하면 풀리지만 KCL으로 풀기 어렵다면 전원 변환, 테브난 정리를 이용해서 간단하게 바꾸어 풀면 됩니다. 다음 포스팅은 RL, RC, RLC 회로를 배우기 전에 유도기와 축전기에 대해서 포스팅해 보겠습니다.